• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種氣密式半導體晶圓封裝，其包含一位於一第一晶圓上的第一黏環，其會面向一位於一第二晶圓上的第二黏環的一互補表面。該晶圓封裝包含被形成在該第一黏環的一表面上由具有第一厚度的第一材料製成的第一與第二支腳。該封裝還包含一由一第二材料與該第一材料構成的共熔合金(未必共熔，其通常係一種非該等元素之共熔比例特有的合金)，用以在該第一與第二晶圓之間創造一氣密體，該共熔合金係藉由將該等第一與第二晶圓加熱至該第二材料的回流溫度以上及該第一材料的回流溫度以下的溫度而形成，其中，該共熔合金會填充該等第一與第二支腳以及該等第一與第二黏環之間的一體積，且其中，該等支腳會維持該第一黏環與該第二黏環之間的事先規定距離。
    公开号:TW201314798A
    申请号:TW101113888
    申请日:2012-04-19
    公开日:2013-04-01
    发明作者:Cody B Moody
    申请人:Raytheon Co；
    IPC主号:H01L24-00
    专利说明:
    氣密式晶圓封裝
    本發明和晶圓黏著的系統及方法有關。
    晶圓層級封裝方法涉及同步在一基底晶圓上的每一個電路上方黏著一蓋板(lid)。一蓋板晶圓(其包括複數個蓋板)會被黏著在該基底晶圓上方，用以封裝每一個電路。先前技術封裝方法需要在進行黏著之前先從該等黏著介面處移除氧化物。氧化物移除係一種不完美的有難度製程，而且通常會降低處理良率。
    所以，需要用以將多個晶圓黏著在一起的改善方法與系統。
    其中一實施例係一種將兩個半導體晶圓黏著在一起的方法。該方法包含在一第一晶圓上形成一第一黏環(bond ring)以及在一第二晶圓上形成一第二黏環，其中，該第二黏環的一表面面向該第一黏環的一互補表面。該方法還包含在該第一黏環的該表面上形成由具有第一厚度的第一材料製成的第一與第二支腳。該方法還包含在該第一黏環或該第二黏環的該表面上於該第一與第二支腳之間形成一由具有第二厚度的第二材料製成的層，其中，該第二材料的回流溫度小於該第一材料的回流溫度。該方法還包含將該等第一與第二晶圓加熱至該第二材料的回流溫度以上及該第一材料的回流溫度以下的溫度，以便讓該第二材料回流並且在該第一與第二黏環之間創造一氣密體，其中，該等支腳會維持該第一黏環與該第二黏環之間的事先規定距離。該方法還包含將該等第一與第二晶圓冷卻至該回流溫度以下，以便凝固該氣密體。
    於某些實施例中，該方法包含在加熱該等第一與第二晶圓之前或之後施加壓力至該等第一與第二晶圓，以便讓該等第一與第二晶圓結合在一起。於某些實施例中，該方法包含退火該等第一與第二材料，從而讓該第一材料擴散至該第二材料之中，用以創造一會產生該氣密體的共熔合金。於某些實施例中，該方法包含在該第二材料層的上方沉積一第三材料層，用以減少該第二材料層的氧化。
    於某些實施例中，當該第二晶圓被定位在該第一晶圓上方時，在加熱該等第一與第二材料之前先在該等第一與第二支腳以及該第二黏環之間創造一間隙。於某些實施例中，該第一黏環幾何形狀和該第二黏環幾何形狀相同。於某些實施例中，該方法包含形成該第二材料製成的第二層所使用的該第二材料的體積大於一由該等第一與第二支腳及該等第一與第二黏環所定義的凹腔。於某些實施例中，該方法包含形成該第二材料製成的第二層所使用的該第二材料的體積小於一由該等第一與第二支腳及該等第一與第二黏環所定義的凹腔。
    另一實施例係一種氣密式半導體晶圓封裝。該晶圓封裝包含一位於一第一晶圓上的第一黏環以及一位於一第二晶圓上的第二黏環，其中，該第二黏環的一表面面向該第一黏環的一互補表面。該晶圓封裝還包含被形成在該第一黏環的一表面上由具有第一厚度的第一材料製成的第一與第二支腳。該晶圓封裝還包含一由一第二材料與該第一材料構成的共熔合金，用以在該第一與第二晶圓之間創造一氣密體，該共熔合金係藉由將該等第一與第二晶圓加熱至該第二材料的回流溫度以上及該第一材料的回流溫度以下的溫度而形成，其中，該共熔合金會填充該等第一與第二支腳以及該等第一與第二黏環之間的一體積，且其中，該等支腳會維持該第一黏環與該第二黏環之間的事先規定距離。
    於某些實施例中，當該第二晶圓被定位在該第一晶圓上方時，在加熱該等第一與第二材料之前先在該等第一與第二支腳以及該第二黏環之間創造一間隙。於某些實施例中，該第一黏環幾何形狀和該第二黏環幾何形狀相同。
    從下面的詳細說明中，配合僅透過範例來解釋本發明原理的附圖，會明白本發明的其它觀點與優點。
    圖1A、1B、1C、以及1D為根據一解釋性實施例的已部分組裝晶圓封裝100的略圖。該晶圓封裝100繪製在下面配合圖2與3所述之將該等組件黏著在一起的前面。圖1A為晶圓封裝100的俯視圖(在X-Y平面中)。圖1B為晶圓封裝100的側視圖(在Z-X平面中)。圖1C為晶圓封裝100的側視圖(在Y-Z平面中)。圖1D為圖1B的已部分組裝晶圓封裝100的一部分的放大圖(在Z-X平面中)。該晶圓封裝100包含一第一晶圓104與一第二晶圓108。該晶圓封裝100還包含一位於該第一晶圓104上的第一黏環112。該晶圓封裝100還包含一位於該第二晶圓108上的第二黏環116。該第二黏環116的一表面124面向該第一黏環116的一互補表面120。該等黏環112與116的厚度(Z軸中的維度)係依據該晶圓封裝100的特殊設計需求及特性來規定。晶圓封裝的典型厚度範圍介於約100nm至約10μm之間。
    該晶圓封裝100還包含由具有第一厚度(t1)130的第一材料製成的第一支腳128與第二支腳132。該等支腳128與132會維持該第一黏環112與該第二黏環116之間的事先定義距離(t1)。厚度(t1)的範圍介於約100nm至約10μm之間。該等支腳128與132的寬度(X軸中的維度)係依據該晶圓封裝100的特殊設計需求及特性來規定。晶圓封裝的典型寬度範圍介於約5μm至約100μm之間。該X軸中的該等第一與第二支腳(128、132)係位於該第一黏環112的表面120上。該晶圓封裝100還包含一由具有第二厚度(t2)140的第二材料製成的層136。厚度(t1)的範圍介於約100nm至約10μm之間。參考圖1D，當該第二晶圓被定位在該第一晶圓上方時，一間隙144(t3)便會被創造在該等第一與第二支腳以及該第二黏環之間。厚度(t1)的範圍介於約100nm至約10μm之間。層136係被放置在該第一黏環112的表面120的該等第一與第二支腳(128、132)之間。於其中一實施例中，該第二材料的回流溫度小於該等第一與第二支腳(128、132)的第一材料的回流溫度。於一替代實施例中，層136係被放置在該第二黏環116的表面124的X軸中的該等第一與第二支腳(128、132)之間。
    於某些實施例中，該晶圓封裝100還包含一由被沉積在該層136上的材料製成的非必要層156。該非必要的材料層156係一無反應或少反應的材料層(舉例來說，Au的800埃)。該非必要層156會覆蓋或囊封該層136，以便防止或最小化層136在處理或處置期間氧化。
    圖2為根據一解釋性實施例，用以將多個半導體晶圓(舉例來說，圖1B的晶圓104與108)黏著在一起的方法流程圖。該方法包含在一第一晶圓上形成204一第一黏環(舉例來說，在圖1B的晶圓104上形成黏環112)。該方法還包含在一第二晶圓上形成208一第一黏環(舉例來說，在圖1B的晶圓108上形成黏環116)。該方法還包含在該第一黏環的一表面上形成212(由第一材料製成的)第一與第二支腳(舉例來說，在圖1D的第一黏環112的表面120上形成第一支腳128、第二支腳132)。
    各種製作技術皆可被用來製造本文中所述的封裝。舉例來說，可以使用各種方法，其包含沉積法(舉例來說，蒸發、濺鍍沉積、化學氣相沉積、物理氣相沉積、分子束磊晶、電鍍)在內，來形成該等黏環、支腳、以及其它材料層。於某些實施例中，可以使用涉及遮罩層與蝕刻步驟的光微影技術來形成該等不同的材料層與組件。
    該方法還包含在該第一黏環(舉例來說，黏環112)或第二黏環(舉例來說，黏環116)的該表面上於該等第一與第二支腳之間形成216一第二材料層(舉例來說，圖1D的層136)。該第二材料的回流溫度小於該第一材料的回流溫度。於某些實施例中，該方法包含在該第二材料層上方沉積218一材料層(舉例來說，圖1的非必要層156)的非必要步驟。該非必要材料層係一無反應或少反應的材料層，其會覆蓋或囊封一第二材料層，以便防止或最小化該第二材料層在處理或處置期間氧化。
    該方法還包含實施一或多個處理步驟244，用以從包住該等晶圓組件的腔室中清除不必要的大氣。該等處理步驟244還包含利用一所希的處理氣體或真空來取代該被清除的大氣。處理步驟244會配合該第一晶圓與該第二晶圓的表面之間的一間隙來實施，俾使得該等晶圓不會彼此接觸。該等處理步驟244還包含提供一構形氣體(舉例來說，包含氫的氣體)給該等晶圓，並且將該等晶圓的溫度提升至該第二材料層(舉例來說，圖1D的層136)的熔化溫度以下的溫度處。該等處理步驟244有助於減少該晶圓的表面上的氧化物。
    該方法還包含將該第二晶圓定位220在該第一晶圓上方，俾使得該第二黏環的該表面會面向該第一黏環的互補表面(舉例來說，如圖1B中所示，第二黏環116的表面124會被定位成面向第一黏環112的表面120)。圖1B還圖解在該第二晶圓已被定位在該第一晶圓上方後(在退火該等晶圓之前)的晶圓封裝。參考圖1D，當該第二晶圓被定位在該第一晶圓上方時，一間隙144會被創造在該等第一與第二支腳以及該第二黏環之間。該間隙144會依據該等支腳及該第二材料層的厚度(Z軸中)差被建立。
    該方法還包含加熱該等第一與第二晶圓224。於此實施例中(且如圖3中所示)，該熱會被施加至該等第一與第二晶圓，用以將該等第一與第二晶圓加熱至該第二材料(舉例來說，圖1D的層136)的回流溫度以上及該第一材料(舉例來說，由第一材料所構成之圖1D的第一支腳128與第二支腳132)的回流溫度以下的溫度。該第二材料會回流並且在該等第一與第二黏環(舉例來說，黏環112與116)之間創造一氣密體308。倘若一污染物或氧化物在製作期間出現而阻止該第二材料的特定部分擴散至該第一材料之中的話，流入被形成在支腳128、132以及層136(也就是，較低回流溫度材料)之間的間隙之中的第二材料仍會在該等支腳與該等黏環之間形成一密封體。
    於某些實施例中，形成該第二材料層所使用的該第二材料的體積大於一由該等第一與第二支腳及該等第一與第二黏環所定義的凹腔(舉例來說，圖1D的凹腔148)。於某些實施例中，該方法還包含退火該等第一與第二材料240，從而讓該第一材料擴散至該第二材料之中，用以創造一會產生該氣密體的共熔合金。可以在該等第一與第二材料中使用各種材料類型。舉例來說，示範性第一/第二材料對以及該第二材料開始擴散至該第一材料的標稱溫度為Au/In(156℃)、Au/Sn(280℃)、Au/Ge(361℃)、Au/Si(370℃)、Al/Ge(419℃)、以及Al/Si(580℃)。
    該方法還包含冷卻該等第一與第二晶圓228，舉例來說，冷卻至該第二材料的回流溫度以下。於某些實施例中，該方法還包含施加壓力至該等第一與第二晶圓的非必要步驟，以便讓該等第一與第二晶圓結合在一起，並且讓該第二材料流動並填充間隙以及該等兩個晶圓之間的凹腔。步驟232涉及在加熱該等第一與第二晶圓之前施加壓力至該等晶圓。步驟236涉及在加熱該等第一與第二晶圓之後施加壓力至該等晶圓。於某些實施例中，該方法包含在加熱之前施加壓力、加熱之後施加壓力、或是兩者。
    包括、包含、及/或每一要件的複數形式為開放式，而且包含已列部件並可能包含未列出的額外部件。及/或為開放式，並且包含已列部件中的一或多者及已列部件的組合。
    熟習本技術的人士便會瞭解，本發明可以其它特定形式來具現，其並不會脫離本發明的精神或基本特徵。所以，前面的實施例應被視為解釋性，而並非限制本文所述之本發明。因此，本發明的範疇係由隨附申請專利範圍來表示，而非前面的說明，因此，本發明希望涵蓋落在申請專利範圍之等效意義與範圍裡面的所有變化。
    100‧‧‧晶圓封裝
    104‧‧‧第一晶圓
    108‧‧‧第二晶圓
    112‧‧‧第一黏環
    116‧‧‧第二黏環
    120‧‧‧表面
    124‧‧‧表面
    128‧‧‧第一支腳
    130‧‧‧第一厚度
    132‧‧‧第二支腳
    136‧‧‧層
    140‧‧‧第二厚度
    144‧‧‧間隙
    148‧‧‧凹腔
    156‧‧‧層
    308‧‧‧氣密體
    參考前面在附圖中的詳細說明更容易理解本發明之各實施例的前述特點，其中：圖1A為根據一解釋性實施例的已部分組裝晶圓封裝的俯視圖。
    圖1B為根據一解釋性實施例，圖1A的已部分組裝晶圓封裝的側視圖。
    圖1C為根據一解釋性實施例，圖1A的已部分組裝晶圓封裝的側視圖。
    圖1D為根據一解釋性實施例，圖1B的已部分組裝晶圓封裝的放大部分。
    圖2為根據一解釋性實施例，用以將多個半導體晶圓黏著在一起的方法流程圖。
    圖3為根據一解釋性實施例，在退火該等晶圓之後的一晶圓封裝的放大部分。
    112‧‧‧第一黏環
    116‧‧‧第二黏環
    308‧‧‧氣密體
    权利要求:
    Claims (11)
    [1] 一種將兩個半導體晶圓黏著在一起的方法，該方法包括：在一第一晶圓上形成一第一黏環；在一第二晶圓上形成一第二黏環，其中，該第二黏環的一表面面向該第一黏環的一互補表面；在該第一黏環的該表面上形成由具有第一厚度的第一材料製成的第一與第二支腳；在該第一黏環或該第二黏環的該表面上於該第一與第二支腳之間形成一由具有第二厚度的第二材料製成的層，其中，該第二材料的回流溫度小於該第一材料的回流溫度；將該等第一與第二晶圓加熱至該第二材料的回流溫度以上及該第一材料的回流溫度以下的溫度，以便讓該第二材料回流並且在該第一與第二黏環之間創造一氣密體，其中，該等支腳會維持該第一黏環與該第二黏環之間的事先規定距離；以及將該等第一與第二晶圓冷卻至該回流溫度以下，以便凝固該氣密體。
    [2] 如申請專利範圍第1項之方法，其包括在加熱該等第一與第二晶圓之前或之後施加壓力至該等第一與第二晶圓，以便讓該等第一與第二晶圓結合在一起。
    [3] 如申請專利範圍第1項之方法，其包括退火該等第一與第二材料，從而讓該第一材料擴散至該第二材料之中，用以創造一會產生該氣密體的共熔合金。
    [4] 如申請專利範圍第1項之方法，其包括在該第二材料層的上方沉積一第三材料層，用以減少該第二材料層的氧化。
    [5] 如申請專利範圍第1項之方法，其中，當該第二晶圓被定位在該第一晶圓上方時，在加熱該等第一與第二材料之前先在該等第一與第二支腳以及該第二黏環之間創造一間隙。
    [6] 如申請專利範圍第1項之方法，其中，該第一黏環幾何形狀和該第二黏環幾何形狀相同。
    [7] 如申請專利範圍第1項之方法，其包括形成該第二材料製成的第二層所使用的該第二材料的體積大於一由該等第一與第二支腳及該等第一與第二黏環所定義的凹腔。
    [8] 如申請專利範圍第1項之方法，其包括形成該第二材料製成的第二層所使用的該第二材料的體積小於一由該等第一與第二支腳及該等第一與第二黏環所定義的凹腔。
    [9] 一種氣密式半導體晶圓封裝，該封裝包括：一位於一第一晶圓上的第一黏環；一位於一第二晶圓上的第二黏環，其中，該第二黏環的一表面面向該第一黏環的一互補表面；被形成在該第一黏環的一表面上由具有第一厚度的第一材料製成的第一與第二支腳；以及一由一第二材料與該第一材料構成的共熔合金，用以在該第一與第二晶圓之間創造一氣密體，該共熔合金係藉由將該等第一與第二晶圓加熱至該第二材料的回流溫度以上及該第一材料的回流溫度以下的溫度而形成，其中，該共熔合金會填充該等第一與第二支腳以及該等第一與第二黏環之間的一體積，且其中，該等支腳會維持該第一黏環與該第二黏環之間的事先規定距離。
    [10] 如申請專利範圍第9項的封裝，其中，當該第二晶圓被定位在該第一晶圓上方時，在加熱該等第一與第二材料之前先在該等第一與第二支腳以及該第二黏環之間創造一間隙。
    [11] 如申請專利範圍第9項的封裝，其中，該第一黏環幾何形狀和該第二黏環幾何形狀相同。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI545665B|2016-08-11|氣密式晶圓封裝
    JP5374150B2|2013-12-25|超小型電気機械システムデバイスのための気密封止
    JP5571988B2|2014-08-13|接合方法
    US8975736B2|2015-03-10|Wafer level package, chip size package device and method of manufacturing wafer level package
    RU2536076C2|2014-12-20|Способ соединения, герметичная конструкция, изготовленная данным способом, и система герметичных конструкций
    KR20140044879A|2014-04-15|코팅 후 그라인딩 전 다이싱
    TWI267186B|2006-11-21|Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics
    JP2007201260A|2007-08-09|封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
    US10600690B2|2020-03-24|Method for handling a product substrate and a bonded substrate system
    US20150104895A1|2015-04-16|Method of fabricating mems devices having a plurality of cavities
    US20080318349A1|2008-12-25|Wafer level hermetic bond using metal alloy
    CN108414121B|2021-06-15|一种GaN压力传感器制备方法及器件
    JP2017041638A|2017-02-23|プレカットされウェハに塗布されるアンダーフィル膜
    CN105762088A|2016-07-13|一种阻止金属共晶键合合金外溢的方法及一种器件
    KR101997293B1|2019-07-05|다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
    CN105517948A|2016-04-20|Mems转移方法、制造方法、器件及设备
    JP2013038316A|2013-02-21|Ｉｉｉ族窒化物層複合基板の製造方法
    KR101376903B1|2014-03-25|솔더 포일을 이용한 웨이퍼 레벨 접합 방법
    WO2016082631A1|2016-06-02|键合方法和半导体器件的制造方法
    US20140065837A1|2014-03-06|Method of bonding layers for thin film deposition
    KR101471386B1|2014-12-11|기판 레벨 패키지 및 그 제조방법
    JP6024766B2|2016-11-16|半導体モジュール
    JP2608443B2|1997-05-07|半導体ウエハの製造方法
    TW201106452A|2011-02-16|MEMS chip and package method thereof
    JP2011152583A|2011-08-11|接合方法
    同族专利:
    公开号 | 公开日
    EP2538436A2|2012-12-26|
    US20150262967A1|2015-09-17|
    EP2538436A3|2013-10-30|
    TWI545665B|2016-08-11|
    EP2538436B1|2015-03-25|
    KR20120140188A|2012-12-28|
    US9287237B2|2016-03-15|
    KR101701541B1|2017-02-01|
    US8975105B2|2015-03-10|
    US20120319261A1|2012-12-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    AU3865897A|1997-08-19|1999-03-08|Hitachi Limited|Method for forming bump electrode and method for manufacturing semiconductor device|
    KR100442830B1|2001-12-04|2004-08-02|삼성전자주식회사|저온의 산화방지 허메틱 실링 방법|
    CA2832969C|2004-11-04|2018-01-23|Microchips, Inc.|Compression and cold weld sealing methods and devices|
    US8288211B2|2005-08-26|2012-10-16|Innovative Micro Technology|Wafer level hermetic bond using metal alloy with keeper layer|
    US7569926B2|2005-08-26|2009-08-04|Innovative Micro Technology|Wafer level hermetic bond using metal alloy with raised feature|
    WO2007094284A1|2006-02-15|2007-08-23|Neomax Materials Co., Ltd.|気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法|
    US7807547B2|2006-03-28|2010-10-05|Innovative Micro Technology|Wafer bonding material with embedded rigid particles|
    KR100793078B1|2006-06-15|2008-01-10|한국전자통신연구원|플립 칩 패키지 및 그 제조방법|
    US20080067652A1|2006-09-18|2008-03-20|Simpler Networks Inc.|Integrated mems packaging|
    US7846815B2|2009-03-30|2010-12-07|Freescale Semiconductor, Inc.|Eutectic flow containment in a semiconductor fabrication process|
    SE537499C2|2009-04-30|2015-05-26|Silex Microsystems Ab|Bondningsmaterialstruktur och process med bondningsmaterialstruktur|
    KR100976812B1|2010-02-08|2010-08-20|옵토팩 주식회사|전자 소자 패키지 및 그 제조 방법|
    US8975105B2|2011-06-20|2015-03-10|Raytheon Company|Hermetically sealed wafer packages|US8975105B2|2011-06-20|2015-03-10|Raytheon Company|Hermetically sealed wafer packages|
    KR102126714B1|2013-09-03|2020-06-26|삼성디스플레이 주식회사|표시 패널 및 이를 포함하는 유기 발광 표시 장치|
    CN104851848A|2014-02-17|2015-08-19|中芯国际集成电路制造有限公司|一种c-sam中接合晶圆的密封结构及其制备方法|
    US20190202684A1|2017-12-29|2019-07-04|Texas Instruments Incorporated|Protective bondline control structure|
    US11049839B2|2018-01-24|2021-06-29|Kulicke And Soffa Industries, Inc.|Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods|
    CN110092348B|2018-01-30|2021-12-24|上海新微技术研发中心有限公司|一种共晶键合结构及共晶键合方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/163,935|US8975105B2|2011-06-20|2011-06-20|Hermetically sealed wafer packages|
    [返回顶部]